随後的時間，方浩一直跟蹤着芯片研究，有時候參與到其中來，他每一周都會給一個人品和智商都很優越的輝煌科技的員工灌輸高科技記憶。

尤其重要的一點，這些人都必須是情商低下，方浩需要這要這樣的人。

因爲這樣的人交際能力非常差，而且比較鑽牛角尖，除非呆在輝煌科技公司等少數開明的公司，否則哪裏去都不會受人待見。

找到這樣的人不容易，實驗也很成功，這些人很快就成爲公司的頂梁柱，将現實社會的不如意專注在科學研究身上，好幾個人成了名副其實的科學瘋子。

爲了實現芯片設計的成功，連帶實習人員在内，輝煌科技投入了八千多人的人力資源進入芯片研發領域。

輝煌科技這一次投資的規模也龐大，總投資一百億，全國五個科研中心每天都會有大量的物資和設備進出。

由于八千人全負荷運轉，研發資金以每天上億人民币的速度消耗，一百億資金将會在三個月之内消耗完畢，如此巨大的研發投入，公司所有人都被驚住了，這簡直是不可想象的事情。

如果方浩不是擁有金手指，他一定會叫停這個吞金巨獸，這不是賺錢的項目，他有些理解爲什麽以前華爲因爲資金原因放棄了硬件研發，後來才陸續上馬，因爲沒錢。

正常情況下，這個項目一旦發生意外，輝煌科技都會破産，可是有着方浩親自制造的科學怪才，輝煌科技的芯片研發注定會成功。

“雪皇，追加五百億資金，叫研發人員不要吝惜資金消耗。”方浩看着資金消耗記錄，說道。

做研究沒有不花錢的，方浩深知，據網絡上透露，高通、蘋果、因特爾、華爲這些公司的研發費用比輝煌科技還瘋狂，2026年，韓國三星電子以134.37億歐元研發投入位居第一，之後依次是美國谷歌母公司Alphabet（133.88億歐元）、德國大衆（131.35億歐元）、美國微軟（122.79億歐元）和中國華爲（113.34億歐元），不過，今年全世界将會出現一匹黑馬，輝煌科技光在芯片研發就投入了六百億人民币，接近一百億歐元，其次還有《世界大戰》虛拟現實遊戲項目和周邊可穿戴設備研究項目，預計投資不少于1000億元人民币。

見到輝煌科技公司芯片研究投入如此巨量的資金，公司科技人員不由更加努力了，如此看來輝煌科技的管理還是成功的，已經獲得了大部分人員的歸屬感。

自從輝煌科技數據管理中心上線之後，公司的管理都被雪皇接下來，消除了一切人爲的不公現象，時間管理上面嚴格執行五天八小時工作制度，九點上班，十二點到兩點午休，下午五點下班，9:00～17:00之外嚴格斷水斷電，禁止在工作時間之外做與工作有關的事情。

不過員工可以去自由在公司學習，因此輝煌科技每一次下班之後，自習室人員爆滿，學風比大學還要好，這都是輝煌科技管理層引導的結果，上級帶動下級。

薪水制度也十分透明，上下限十分清楚，經過了幾次的收入調整，輝煌科技實習生月薪一萬，爲期六個月，初級工程師兩萬，中級工程師三萬，高級工程師四萬，而且都是稅後收入，中層領導人員擁有職務津貼，數目不超過薪水的80%，因此，雖輝煌然收入水平在高科技領域并不算頂尖，但是離職率特别低，員工也很滿意。

自然，高級領導階層都擁有百萬年薪，隻是這些階層的人數非常少，這也是非常有必要的，因爲每一個高級領導階層的離職都會對公司造成重大打擊，自然需要利益捆綁。

除此之外，考慮到未來的挑戰風險，輝煌科技所有的利潤都會放入輝煌科技基金會，這些基金将會支撐輝煌科技的投資和日常損耗，而且每一個公司高層或者工作十年以上的資深公司人員都可以查探資金的去向。

芯片研發是一種非常複雜的事情，工序繁多，輝煌科技八千人力投下去，富餘人力也不是很多，要知道研發芯片不光光設計，還需要制作樣品出來。

一款芯片的設計開發，首先是根據産品應用的需求，設計應用系統，來初步确定應用對芯片功能和性能指标的要求，以及哪些功能可以集成，哪些功能隻能外部實現，芯片工藝及工藝平台的選擇，芯片管腳數量，封裝形式等等，達到整個應用系統的成本低性能高，達到最優的性價比。

之後，進入系統開發和原型驗證階段，根據芯片的框架結構，采用分立元件設計電路闆，數字系統一般用FPGA開發平台進行原型開發和測試驗證。

模拟芯片的設計，驗證手段主要是根據工藝廠提供的參數模型來仿真，最終能達到的性能指标隻能通過真實的投片，進行驗證設計，而數字系統設計一般可通過計算機仿真和FPGA系統，進行充分的設計驗證，然後可以直接投片。

因此數模混合的芯片産品開發，一般需要模拟模塊先投片驗證，性能指标測試通過後，然後再進行整體投片。

系統開發和原型驗證通過後，就進入芯片版圖的設計實現階段，就是數字後端、與模拟版圖拼接，版圖設計過程中，要進行設計驗證，包括DRC、LVS、ANT、後仿真等等，芯片版圖通過各種仿真驗證後就可以生成GDS文件，發給代工廠，就是常說的tapeout了。

代工廠數據處理，拿到GDS數據後，需要再次進行DRC檢查，然後數據處理，版層運算，填充測試圖形等操作，之後發給制版廠開始制版，制版完成後，光刻版交給代工廠就可以進行圓片加工了。

圓片加工完成後，送至中測廠進行中測，也叫晶圓測試（Chip　Test，簡稱CP），中測完成，圓片上打點标記失效的管芯，交給封裝廠。

封裝廠進行圓片減薄、貼膜、劃片、粘片、打線、注塑、切金、烘幹、鍍錫等等操作後，封裝完成。

芯片有些功能和性能在中測時無法檢驗的，需要進行成測（Final　Test，簡稱FT），成測完成的芯片，即可入産品庫，轉入市場銷售了。

芯片的研發過程，是一個多次循環疊代的過程，測試驗證過程中發現問題，就需要返回修改設計，然後再次測試驗證；後端版圖實現過程中，如果時序、功耗、面積、後仿真等通不過，也可能要返回原始設計進行修改；芯片投片出來後，測試性能指标和可靠性達不到設計要求，需要分析定位問題，修改設計，再次投片驗證，等等。

芯片研發環節多，投入大，周期長。任何一個細節考慮不到或者出錯，都有可能導緻投片失敗，技術研發充滿了不确定性，可能導緻時間拖延及投片失敗，因此，一個成熟産品的研發，可能需要多次的投片驗證，導緻周期很長。

芯片設計的規模比較大，系統複雜，爲了減小投片風險，系統設計和測試驗證的工作十分重要，一方面依靠強大的EDA工具，另一方面依靠經驗和人員時間投入。

芯片轉入量産後，如果成品率不穩定或低于預期，需要與代工廠分析原因，進行工藝參數調整，多次實驗後，找到最穩定的工藝窗口，提高芯片的可靠性和良率，降低成本。

常見的芯片投片方式有工程批（FULLMASK）和多項目晶圓（MulTI　Project　Wafer，簡稱MPW）兩種方式。

随着制造工藝水平的提高，在生産線上制造芯片的費用不斷上漲，一次0.6微米工藝的工程批生産費用就要20-30萬元，而一次0.18微米工藝的工程批生産費用則需要60-120萬元，如果采用高階工藝，試驗片成本更會呈幾何倍數提高，如果設計中存在問題，那麽制造出來的所有芯片将全部報廢。

MPW就是将多個具有相同工藝的集成電路設計放在同一晶圓片上流片，流片後，每個設計品種可以得到幾十片芯片樣品，這一數量對于設計開發階段的實驗、測試已經足夠，而實驗費用就由所有參加MPW的項目按照芯片面積分攤，成本僅爲工程批的10%-20%，極大地降低新産品開發成本和開發風險，MPW一般由工藝廠組織，每年定期有班次。

雖MPW降低了集成電路研發階段的費用門檻，但也伴随着一些投片靈活度低、生産周期長、單位面積有限制等制約因素，具體的投片方式，需要根據設計成功率、資金預算、時間周期來具體選擇。

廣華縣，輝煌科技成。

一年多時間的建設，輝煌科技成已經建立了一半，再有一年時間就可以入駐。

輝煌科技成占地十萬畝，背靠大山，預計可以入駐十萬人的研究人員，此刻大山進進出出很多的挖掘機和運輸車，很明顯，輝煌科技建築隊正在大山裏面建設研究基地。

此刻的輝煌科技城地下五百米處有一個巨大的實驗室，研究室中有着無數的高精尖設備，很多設備都是23世紀的高科技設備，具有遠超21世紀設備的性能。

但是這些設備都不是最重要的，最重要的是這個地下室裏面擁有很多地球買不到的高科技設備，全套的芯片生産設備都有，有的是生化危機界面弄過來的，還有的是23世紀弄過來的設備。